Fehlererkennung auf ULP FPGA beim Undervolting

Energieeffizienz spielt eine immer größere Rolle, insbesondere für kleine ressourcenbeschränkte Systeme wie bspw. Sensoren. Eine Methode um die Leistungsaufnahme zu reduzieren ist Undervolting, bei dem die Processing Unit unterhalb der spezifizierten Spannung betrieben wird.

Diese Methode soll nun auf einen ULP FPGA angewandt werden wobei die Frage ist... wie kann man effizient aber auch mit hoher Zuverlässigkeit Fehler (Bit-Flips, Timing Errors) auf dem FPGA erkennen.

Tasks

Further Reading